借助透射电镜（TEM）计量与表征技术提升 DRAM 量产制造水平

动态随机存取存储器（DRAM）在计算设备中发挥着至关重要的作用，可快速访问关键数据，并使设备能够以最佳性能运行。对于 DRAM 器件制造商而言，微缩至关重要，因为它能够通过减小 DRAM 单元尺寸来降低单位面积成本。然而，随着 DRAM 单元进一步缩小，要在不牺牲可靠性的前提下实现可扩展的存储系统，可能会面临挑战。

DRAM 器件制造与计量挑战

DRAM 芯片中的每个独立单元都包含一个晶体管和一个电容，它们共同构成数据存储的基本单元。DRAM 单元的制造工艺极其复杂，涉及多个关键步骤，包括 ISO 区域刻蚀、埋入式字线、位线与接触、存储节点接触、电容刻蚀与网格间隔层，以及如图 1 所示的电容极板形成。

这些工艺步骤中的每一步都需要对纳米尺度的关键计量目标进行精确控制。然而，DRAM 单元复杂的三维（3D）结构特性，使现有晶圆厂计量与检测解决方案在精确测量和表征深埋特征时面临挑战。

DRAM device fabrication process and challenges. — **图 1. DRAM 器件制造工艺及影响各步骤的挑战。**

例如，在 ISO 区域工艺步骤中，当晶体管结构的横向关键尺寸（CD）缩小至接近 10 nm 时，采用传统二维俯视计量方案，精确测量垂直刻蚀轮廓及其均匀性将变得十分困难。通过采用聚焦离子束电镜（FIB）进行样品制备，DRAM 器件制造商能够获取复杂单元结构的三维信息。随后结合扫描电子显微镜（SEM）和透射电子显微镜（TEM）等高分辨率成像技术，便可实现对 DRAM 单元结构进行纳米级甚至亚纳米级分辨率和高精度的精确量测。

不断提高的 DRAM 单元密度

随着市场对更低成本、更高密度 DRAM 的需求不断增长，提高 DRAM 器件单元密度的推动力要求采用电容器并进行紧密排布的图形化（见图 2）。然而，由于关键尺寸持续缩小，单元结构正接近其微缩极限，因此业界正在提出新的方法，以保持 DRAM 电容器的电容并优化高介电材料的功能。这些方法主要聚焦于开发具有更高介电常数（high-k）且漏电流更低的超薄介电材料。因此，在制造这些薄膜堆叠结构时，工艺波动可能性增加，导致各步骤的工艺窗口进一步收窄。结果是，精确测量电容器关键尺寸并对 DRAM 单元进行元素分析变得愈发关键，同时也更具挑战性。

Scanning transmission electron microscopy of DRAM device — **图 2.扫描透射电子显微镜显示具有同心层结构的紧密排列 DRAM 电容器的图像。**

为满足这些不断发展的需求，高通量和高精度的 TEM 分析已成为半导体行业的新标准。例如，DRAM 电容器的表征，尤其是包含高 k 材料的薄膜堆叠中的元素分布表征，由于其对电子束敏感而面临重大挑战。长时间暴露于电子束下会导致样品束损伤，并在结果中产生伪影，从而妨碍准确的 TEM 计量与分析。

用于 DRAM 电容器的 EDS 表征技术

然而，随着新一代能量色散 X 射线光谱(EDS) 检测系统的推出，这些挑战如今正在被克服。与前代系统相比，这一先进系统至少可提供 2 倍更高的采集效率，从而能够在不造成任何损伤的情况下，对 DRAM 电容器样品采集大量 EDS 分析数据。该分析可在创新的 Thermo Scientific Metrios 6 扫描透射电子显微镜（STEM）上高效完成，该设备提供全自动的 TEM 成像、量测和表征工作流程。

图 3 展示了使用超高速 Ultra-X 探测器采集的 EDS 分析映射数据，相较于其前代 Dual-X 探测器所具有的优势。即使在使用相同电子剂量的情况下，Ultra-X 检测系统也能高效表征对电子束敏感的 DRAM 电容器结构。