TSV 封装工艺计量与缺陷分析挑战

来自 Semicon Korea 2023 的 3D 半导体封装行业洞察

今年二月是我第一次来到首尔。Semicon Korea 吸引了超过 57,000 名与会者，且有 2,000 多家公司展示其最新创新成果，以助力后疫情时代半导体技术的发展。其中有一场主题演讲尤其令我印象深刻，由 IMEC 的 Eric Beyne 博士主讲主题为 3D 半导体封装技术。

正如 Beyne 博士所解释的那样，现代电子系统正变得日益复杂。仅依靠二维器件缩放来提升系统性能并持续延续摩尔定律，正变得越来越困难。因此，3D 半导体封装和异构集成已成为一种必要且可持续的方法，可提供更高带宽、更低功耗以及整体系统性能的提升，这对于便携式电子设备尤为关键。

3D 异构集成与先进半导体封装

3D 封装是一个复杂的过程，包含多个步骤，例如晶圆制造、晶圆减薄、晶圆键合等。将多个芯片裸片和晶圆进行堆叠连接，越来越依赖硅通孔（TSV）技术，以在不使用传统引线键合组装的情况下实现性能提升。使用 TSV 的优势包括占用版图空间更小、信号性能更高以及功耗更低。

当今现代半导体封装结构包含数千个 TSV，用于连接多个芯片，如图 1所示。例如，高带宽存储器（HBM）是较早采用 TSV 来实现多个存储芯片异构集成的技术之一。2019 年推出的 HBM2 具有 12 层堆叠芯片，并使用 60,000 个 TSV 作为互连。[1].

Semiconductor packaging consisting of a stack of multiple chips integrated using TSVs — 图1. 使用 TSV 集成的多芯片堆叠

TSV 工艺计量与缺陷分析挑战

如图所示，TSV 的制造是一个要求极高的过程图 2。该工艺包括若干关键步骤，例如 TSV 刻蚀、衬层/阻挡层沉积、TSV 填充以及化学机械抛光（CMP）。每个工艺模块都有其各自的计量、缺陷检测和分析挑战。不幸的是，当前的计量解决方案，如 CD-SEM 或传统光学 CD（OCD），在自动且精确地测量埋藏于高纵横比（HAR）结构中的 TSV 临界尺寸（CD）方面面临挑战。

例如，TSV 的衬层和阻挡层采用纳米尺度的薄膜沉积工艺制造。对于这一工艺，要精确测量并控制这些关键尺寸（CD），需要借助 TSV 横截面的高分辨率扫描电子显微镜（SEM）图像。

TSV fabrication process — 图2. TSV 制造工艺对计量、缺陷检测和分析流程提出了越来越高的要求

同样，随着 TSV 结构的不断缩小，如图2所述，出现纳米级结构空洞或工艺缺陷的可能性也随之增加图 2，可能隐藏在复杂的 3D 结构中，而这些结构无法被当前的检测工具（如扫描声学显微镜（SAM）或红外显微镜）检测和分析[2].

由于这些技术通常只能检测微米尺度的结构缺陷，高压 SEM 已成为一种用于检测和分析纳米尺度小型结构缺陷的有效技术。然而，SEM 仍然受其信息深度的限制，尤其是在面对如图中所示的 TSV 堆叠结构时图 3[2].

Semiconductor packaging defects hidden in TSV stacks — 图 3. 隐藏在 TSV 堆叠中的小型结构缺陷（TSV 工艺缺陷、微凸点缺陷、Cu-Cu 混合键合缺陷、TSV 未对准等）

TSV 堆叠挑战

由于结构纵横比的增加以及堆叠总体厚度的增大（可达到数百微米甚至更厚），TSV 的堆叠带来了额外的挑战。

正如 Beyne 博士所解释的那样，使 TSV 堆叠挑战进一步复杂化的是，堆叠芯片数量的增加以及互连复杂度的提升，这将要求在 3D 结构中构建具有更小关键尺寸（CD）和更小间距的更高密度 TSV 阵列。因此，由 TSV 工艺、微凸点和混合键合缺陷、芯片对晶圆（D2W）和晶圆对晶圆（W2W）叠对，以及 TSV 未对准所导致的纳米级缺陷或空洞出现的可能性预计将增加。

例如，由于微凸点或介电底部填充，小缺陷可能隐藏在键合材料中。随着 TSV 间距尺寸的缩小，如下所示，Cu-Cu 混合键合工艺预计将取代当前的微凸点技术图 3因此，能够识别诸如 Cu-Cu 界面空洞和 TSV 错位等潜在问题，将对整个工艺良率变得至关重要。

为了高效分析高达数百微米结构中埋藏的纳米级缺陷，不仅需要高通量的材料去除能力，还需要对三维体积进行高分辨率成像，以捕捉细微细节。随着芯片对晶圆和晶圆对晶圆级封装的增加，也在加速推动这些计量与分析能力扩展到整片晶圆上的需求。

晶圆级量测与缺陷分析

赛默飞Helios 5 PXLDualBeam 是一款 300 mm 晶圆级双束系统，集成了等离子体聚焦离子束（PFIB）和扫描电子显微镜（SEM）。Xe+PFIB 可实现高通量材料去除，用于在 TSV 结构上制备横截面，以进行计量和缺陷分析。其铣削精度以及内置的“摇摆抛光”功能，可在 TSV 的高深宽比（HAR）结构上实现“无帘幕效应”的横截面制备，从而进行如图 4所示的高分辨率 SEM 成像。倾斜样品台使 PFIB 横截面制备到 SEM 成像成为无缝且高效的工作流程。

High-resolution SEM images on TSV semiconductor packaging cross sections — 图4。TSV 横截面的高分辨率 SEM 图像：(a) TSV 及键合结构的计量分析；(b) 带有结构缺陷和 TSV 错位的图像

该系统还能够在对 TSV 堆叠进行逐层切片时采集一系列 SEM 图像。随后，可使用 Thermo Scientific Avizo 软件将这组 SEM 图像重建为 3D 数据集，用于缺陷检测与分析，如图5所示。该能力为当前 3D 封装中高复杂度堆叠结构内深埋微小缺陷的检测与分析空白提供了极佳的解决方案。